A IBM demonstrou que o chip de 0,7 nm funciona. A fábrica para o produzir ainda não existe

O laboratório de investigação da IBM em Albany, no estado de Nova Iorque, construiu um chip funcional a 0,7 nanómetros, abaixo do limiar de um nanómetro que muitos engenheiros consideravam inatingível nesta década. O chip integra quase 100 mil milhões de transistores numa área do tamanho de uma unha. A demonstração laboratorial é genuína. A produção comercial em escala está a pelo menos cinco anos de distância.

A arquitectura denomina-se nanostack e funciona organizando os transistores em dois níveis verticais em vez de uma única camada plana. Cada nível contém três nanolâminas de 15 átomos de espessura, desfasadas em vez de alinhadas, o que simplifica o encaminhamento das ligações eléctricas entre os níveis e reduz a taxa de defeitos que tornaria o design impraticável à escala industrial. O processo 2nm da TSMC, a referência comercial mais avançada em produção em massa este ano, utiliza um design plano de nível único. A IBM adicionou um segundo piso.

A diferença de desempenho face ao chip 2nm da IBM de 2021 é significativa: 50% mais capacidade de computação com o mesmo consumo de energia, ou 70% de eficiência energética adicional para a mesma carga de trabalho. A densidade SRAM melhora 40%. Para os operadores de centros de dados de inteligência artificial — que gastaram colectivamente cerca de 300 mil milhões de dólares em infra-estrutura de computação em 2025 — esses 70% de eficiência não são um valor abstracto. Alterariam a economia da construção de centros de dados, reduziriam as facturas de electricidade que são agora o custo operacional dominante da inferência de IA e diminuiriam a pegada de infra-estrutura que os países estão a ser solicitados a construir.

A IBM colaborou com a Lam Research, a Tokyo Electron, a SCREEN e a ASML nas ferramentas de processo necessárias para a fabricação nanostack. Nenhuma destas empresas anunciou um calendário de produção. O roadmap da própria IBM projecta adopção comercial num mínimo de cinco anos; a análise do MIT Technology Review estima dez anos para uma implantação generalizada. As razões para esta lacuna são de engenharia. A empilhamento vertical de transistores multiplica os modos de falha, e o orçamento térmico é estreito: tudo o que é processado no segundo nível deve permanecer abaixo dos 400°C, porque temperaturas mais elevadas degradam as ligações já formadas no primeiro nível. À escala laboratorial, esta restrição é gerível. À escala de uma fábrica a produzir milhares de milhões de chips por ano, é o factor que determina se um resultado de investigação se converte em produto comercial.

O que o nanostack estabelece é que a densidade de transistores pode ainda duplicar. A pergunta que tem pairado sobre a indústria dos semicondutores durante anos — se a Lei de Moore havia atingido um limite físico intransponível — tem uma resposta: ainda não. O caminho passa pela verticalidade. O roadmap de semicondutores da IBM projecta pelo menos uma década de escalabilidade adicional com base em arquitecturas nanostack. Os primeiros chips comerciais com esta densidade não são esperados antes de 2031.

Etiquetas: ASML, IBM, nanostack, semiconductors, TSMC